Page 1 of 1 Searching PAJ

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

63-009220

(43) Date of publication of application: 14.01.1988

(51)Int.Cl.

H03K 4/94 H01L 27/04 H03K 5/04 H03K 17/12 H03K 17/687 H03K 19/00

(21)Application number : 61-152907

(71)Applicant : NEC CORP

NEC ENG LTD

(22)Date of filing:

30.06.1986

(72)Inventor: SHIOTANI SUMIO


KOBAYASHI TAMOTSU

(54) BUFFER CIRCUIT

conductance of the TRs 8, 9.

(57) Abstract:

PURPOSE: To control a delay time or the like externally by connecting P-channel switch elements connected in parallel between a power supply and an output, connecting N-channel switch elements in parallel between ground and the output and connecting the control terminal selectively to the input. CONSTITUTION: A selector 12 selects an input terminal 2 or a power terminal 1 depending on a control signal from control terminals 4, 5 of a decode circuit 10 to lead a signal to a gate terminal of a P-channel TR 8. Similarly, a selector 13 selects an input terminal 2 or ground depending on a control signal from control terminals 6, 7 of a decode circuit 11 to lead a signal to a gate of an Nchannel TR 9. The TR 9 receiving a ground voltage is cut off, the TR 9 receiving an input signal is controlled by an input and when plural TRs 9 applied with the input signal are provided, plural TRs 8 are connected in parallel. Thus, an optional number of the TRs 8 or 9 are connected in parallel to change the equivalent



9 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭63-9220

@Int_Cl_4	識別記号	庁内整理番号		49公開	昭和63年(1988)1月14日	
H 03 K 4/94 H 01 L 27/04 H 03 K 5/04 17/12	1	7259-5J 7514-5F 7259-5J 7190-5J						
17/68 19/00		Z - 7190-5 J 8326-5 J	審查請求	未請求	発明の数	1 ((全4頁)	

❷発明の名称 バツファ回路

②特 顧 昭61-152907

❷出 願 昭61(1986)6月30日

⑫発 明 者 塩 谷 純 男 東京都港区芝5丁目33番1号 日本電気株式会社内

砂発 明 者 小 林 保 東京都港区西新橋3丁目20番4号 日本電気エンジニアリ

ング株式会社内

⑪出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

⑪出 願 人 日本電気エンジニアリ 東京都港区西新橋3丁目20番4号

ッグ株式会社 19代 理 人 弁理士 芦 田 坦 外2名

明 細 書

1, 発明の名称

バッファ回路

2. 特許請求の範囲

1. 入力端子と出力端子とを有するバッファ回路であって,互いに並列に接続された複数のP型スイッチ素子を,電源素子と前配出力端子との間に接続し,互いに並列に接続された複数のN型スイッチ素子を,接地素子と前配出力端子との間に接続し,前記複数のP型スイッチ素子及び前配複数のN型スイッチ素子のオンオフ制御品子に,前配入力端子を,外部制御信号に応じて選択的に接続する回路を設けたことを特象とするバッファ回路。

3. 発明の詳細な説明

【産業上の利用分野】

本発明は、半導体集積装置に関し、特に入力パ

ッファ,出力パッファ等のパッファ回路に関する ものである。

【従来の技術】

従来,この種のパッファ回路はトランツスタサイズが固定,即ち駆動能力が固定である為,与えられた負荷条件である負荷ケート数や配線長等に対し,一定の遅延時間及び一定の立上り時間,立下り時間を有していた。

[発明が解決しようとする問題点]

ところが、上述した従来のパッファ回路では、 半導体集積装置の評価時等に遅延時間等の特性を 変更する必要が生じた場合。トランツスタの駆動 能力が固定されているため再設計、再製造を行わ なければならないという欠点を有していた。

特に、入力信号間の位相差、内部クロックのデューティー、出力信号間の位相差、出力信号の絶対連延時間、出力クロックデューティー等は、該半導体集積装置の外部回路とのインターフェース及び最高動作周波数を決める大きな要因である為、評価後、調整し最適化を計りたいとの要求が強か

(1)

った。

そこで、本発明の目的は、半導体集積装置の評価時等に、パッファ回路のコンダクタンスを外部から変更することができるパッファ回路を提供することである。

[問題点を解決するための手段]

本発明によれば,入力端子と出力端子とを有するパッファ回路であって,互いに並列に接続された複数のP型スイッチ素子を,電源素子と前記出力端子との間に接続し,互いに並列に接続記れた複数のN型スイッチ素子を,接地茶子と前記とかりに接続のN型スイッチ素子のオンオフ制備端子に,前記入力端子を,外部制御信号に応じて選択的に接続する回路を設けたことを特徴とするパッファ回路が得られる。

〔寒施例〕

次に、本発明について図面を参照して説明する。 第1図は、本発明の一実施例である。1は電源端 子、2はパッファ回路の入力端子、3は出力端子、

(3)

る。斯かる選択の結果,接地電圧が印加されたトランシスタ9は,しゃ断状態となり,一方,入力信号が印加されたトランシスタ9は入力信号により制御され,かつ入力信号を印加されたトランシスタ9が複数個ある場合には複数のトランジスタ8が電気的に並列に接続されることになる。

従って、制御端子4、5 又は6、7 からの制御 信号によりパッファ回路を構成する複数の P チャ ネルトランジスタ 8 又は N チャネルトランジスタ 9 を任意の個数だけ 電気的に 並列に接続 するとと が可能であり、パッファ 回路の P チャネルトラン ジスタ 8 及び N チャネルトランジスタ 9 の 等価的 なコンダクタンスを変化させることが可能である。 第 2 図は本発明の第 2 の実施例である。

1 は電源端子、2 はペッファ回路の入力端子、3 は出力端子である。 8 は P チャネル MOS トランシスタであり、インバータタイプのパッファ回路を構成している。 I O は アコード回路であり、制御端子4,5 からの制御信号によりデコード回路10の出力を印加

8はPチャネルMOSトランジスタ、9はNチャネルMOSトランジスタであり、これらによりインバータタイプのパッフで回路を構成している。12はセレクタ、10はアコーダ回路でしかり、制御端子4、5からの制御信号によりセレクタ、20間路の電源電圧とのいずれがある。新からの電源電圧とのいずれか一方を選択し、Pチャネルトランジスタ8はしゃが対スタ8はしゃが対スタ8はしゃが対スタ8はしゃが対スタ8はしゃが対スタ8はたトランジスタ8が複数に並列に接続されることになる。

同様に、13はセレクタ、11はデコード回路であり制御端子6、7からの制御信号によりセレクタ13がそれぞれバッファ回路の入力端子2からの入力信号と接地電圧といずれか一方を選択し、Nチャネルトランジスタ9のゲート端子に導かれ(4)

された複数の P チャネルトラン ジスタ 8 のゲート 電圧を任意に、例えば高電圧又は低電圧に指定す ることができる。その結果、高電圧を印加された トランジスタ 8 はしゃ断状態となり、低電圧を印 加されたトランジスタ 8 は導通状態となり、かつ 導通状態のトランジスタ 8 が複数個あれば電気的 に並列に接続されることになる。

間様に、11はデコード回路であり、制御端子 5、7からの制御信号により、デコード回路11 の出力を印加された複数のNチャネルトランジス タ9のゲート電圧を任意に、例えば高電圧又は低 電圧に指定することができる。その結果、低電圧 を印加されたトランジスタ9は、しゃ断状態とな り、高電圧を印加されたトランジスタ9は 態となり、かつ導通状態のトランジスタ9が複数 個あれば、電気的に並列に接続されることになる。

この様に、制御端子4、5又は6、7からの制御信号によりパッファ回路を構成するPチャネルトランジスタ8及びNチャネルトランジスタ9の等価的なコンダクタンスを変化させる事が可能で

ある。とれは第1の実施例と全く同様である。

従って・本発明によるパッファ回路のPチャネルトランジスタ B 部及び N チャネルトランジスタ B 部及び N チャネルトランジスタ 9 部のコンダクタンス、つまり駆動能力を半導体 集 横回路の外部端子から制御するととが可能となり、結果的に、可変遅延パッファ回路を得るととができる。

次に、本発明のバッファ回路はPチャネルトランスタ8のコンダクタンス及びNチャネルトランスタ9のコンダクタンスを別々に変化とも可能である為、入力しきい値程圧及び出力立上り時間、立下り時間等を、制御することも可能であることから、以下に、本発明によるバッフにであることから、以下に、本発明によるバッファ回路をデューティー調整回路として使用した場合の第3の実施例を示す。

まず、一般的にゲート回路の出力波形の立上り時間と立下り時間とを等しくすることは困難であり、時間整を有している。 その為、ゲートを何段か通ると立上り、立下り時間の差によりデューティーが変化してしまり不都合がある。

(7)

導体集積装置外部から制御できるという効果がある。

本発明のパッファ回路を遅延時間制御回路として使用する場合は半導体集積装置の入力信号間及び出力信号間の位相調整に使用できる。

又半導体集積装置の内部で位相差を厳しく制御 しなければならない部分があれば本発明バッファ 回路を使用する事により最適化が計れる。

本発明によるパッファ回路をデューティー制御回路として使用する場合は半導体集積装置の入力端子に、デェーティのくるった信号が印加された場合でも、内部で補正が可能であり、又ある決められたデューティーの信号を出力しなければならない場合も、内部でくるったデューティーを補正可能である。

この様に本発明のパッファ回路を使用する事に より設計時と実物の差の補正,外部回路とのイン ターフェースの補正,製造パラッキに対する特性。 変化の補正が外部端子の制御のみで可能となる。

日余不以

そとで,第3図に示す回路は,本発明のパッファ回路を利用したアューティー開整回路であり、 14は既述した本発明によるパッファ回路,15 はインパータである。

第4回は第3回の各部の被形であり、被形17は、入力端子2への入力被形であり、本来50%のデューティーであるべきものが小さくなっている。

ととで、パッファ回略14において、Pチャネルトランジスタ8の等価コンダクタンスより、Nチャネルトランジスタ9の等価コンダクタンスの方が大きく制御しているものとする。その結果、パッファ回路14の出力端子3の出力波形は18の様に立上り時間より立下り時間の方が小さくなる。この出力波形18の信号をインパータ15により整形すると、デェーティー50%の出力波形19を得ることができる。

[発明の効果]

以上説明した様に、本発明によるパッファ回路 は信号の遅延時間やクロックのデューティーを半 (8)

4. 図面の簡単な説明

第1回,第2回は本発明の実施例第3回は本発明をデューティー調整回路回,第4回は第3回の各部の波形図である。

1 … 電源 端子 , 2 … 入力 端子 , 3 … 出力 端子 , 4 ~ 7 … 制御 端子 , 8 … P チャネル MOS トランジスタ , 9 … N チャネル MOS トランジスタ , 1 0 ~ 1 1 … デコー が回路 , 1 2 ~ 1 3 … セレク 5 回路 , 1 4 … ペッフェ回路 , 1 5 … インペータ , 1 6 … 出力 端子 , 1 7 … 端子 2 の入力 夜形 , 1 8 … 端子 3 の 夜 形 , 1 9 … 端子 1 6 の 彼 形 。

"用人 (7783) 和理士 池 田 憲 保





